


Progettazione Elettronica Digitale

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Componenti sequenziali


- ➔Bistabili, Flip-Flop e Latch
- ➔Tempistiche: vincoli di funzionamento



Contenuti di questa lezione

- Elemento base di memoria
- Vari tipi di latch e flip-flop
  - Set-Reset
  - con abilitazione
  - master-slave
- Specifiche di temporizzazione
  - Ritardo di propagazione
  - Tempi di setup di hold
  - Frequenza massima

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




Circuiti logici combinatori e sequenziali

- **In un circuito combinatorio, ad ogni istante t le uscite dipendono solo dal valore logico degli ingressi in quell'istante**
- Idealmente, trascurando I ritardi:
  - $y(t) = f(x_1(t), x_2(t), \ldots, x_n(t))$
- **In un circuito sequenziale, ad ogni istante t le uscite dipendono dal valore logico degli ingressi in quell'istante e in quelli precedenti**
  - $y(t) = f(x_1(t), x_2(t), \ldots, x_n(t), x_1(t\text{-}1), x_2(t\text{-}1), \ldots, x_n(t\text{-}1), x_1(t\text{-}2), x_2(t\text{-}2), \ldots, x_n(t\text{-}2), \ldots)$
- I circuiti sequenziali hanno **memoria**
  - Es: contengono componenti specifici che memorizzano bit, come i Flip-Flop

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Circuiti logici sequenziali sincroni

- Forma generale di un circuito sequenziale **sincrono con Flip-flop**



- Funzionamento temporizzato da un segnale di «clock»

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




Circuiti sincroni

- Funzionamento temporizzato da un segnale di «clock»
- È un segnale periodico a «onda quadra»



- Diverse modalità di temporizzazione
  - Transizione del clock (es. da 0 a 1)
  - Livello logico del clock (es. 1)
- Quando il clock non è attivo (es. non ha transizioni) il circuito rimane in uno stato di memoria

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Circuiti asincroni


A1


- Si possono progettare circuiti sequenziali che non usano il clock
- Sono molto complessi da progettare
- Argomento di approfondimento individuale

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Caratteristica ingresso-uscita di una porta logica

- Grafico della tensione di uscita in funzione della tensione di ingresso
- Ad esempio, per l'inverter







2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Elemento base di memoria

- Anello di inverter
  - uscita A = ingresso B
  - uscita B = ingresso A
- Punto di funzionamento
  - Due stati stabili
    - S0: Ao = H, Bo = L
    - S1: Ao = L, Bo = H
- Caratteristiche ingresso-uscita







2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Elemento base di memoria

- Anello di inverter
  - uscita A = ingresso B
  - uscita B = ingresso A
- Punto di funzionamento
  - Due stati stabili
    - S0: Ao = H, Bo = L
    - S1: Ao = L, Bo = H
- Caratteristiche ingresso-uscita
- Esiste un terzo punto di funzionamento Sx metastabile (stato temporaneo)
  - Da evitare!






2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Metastabilità: analogia meccanica

- Esempio di condizione metastabile:
  - Pallina in equilibrio su un dosso
  - La prima perturbazione la sposta in uno degli stati stabili
  - Nei sistemi elettronici la perturbazione è il rumore




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Latch Set Reset


NOR = NOT OR

x_1	x_2	$f = \overline{x_1 + x_2}$
0	0	1
0	1	0
1	0	0
1	1	0

- Per forzare l'anello in S0 o S1 occorre inserire comandi esterni
  - Da anello di inverter a anello di NOR
    (esiste anche una versione con NAND)








- comandi SET e RESET (attivi a 1)
- uscite Qa e Qb

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Comportamento del latch Set Reset

- Con ingressi SET e RESET a 0 le porte NOR si comportano da inverter

- Due stati stabili:
  S0 (Qa = 1, Qb = 0),
  S1 (Qa = 0, Qb = 1)




NOR = NOT OR

x_1	x_2	$f = \overline{x_1 + x_2}$
0	0	1
0	1	0
1	0	0
1	1	0

- Portando a 1 uno tra SET (S) o RESET (R) l'anello viene forzato in S0 o S1
  - S = 1, R = 0: Qa = 1, Qb = 0; stato di SET
  - S = 0, R = 1: Qa = 0, Qb = 1; stato di RESET
  - S = 0, R = 0: Qa e Qb precedenti stato di Memoria
  - S = 1, R = 1: le due uscite non sono complementari: condizione proibita (non permessa), perché le uscite non sono complementari e può condurre a metastabilità

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




Sommario Latch Set Reset

- Condizioni di **comando**
  - S = 1, R = 0: Qa = 1, Qb = 0
  - S = 0, R = 1: Qa = 0, Qb = 1
- Condizione di **memoria**
  - S = 0, R = 0: mantiene Qa e Qb precedenti
- Condizione **non permessa** o **proibita**
  - S = 1, R = 1
  - Le due uscite assumono lo stesso stato
  - Se si esce da questa condizione portando S=0 e R=0 simultaneamente, il circuito può entrare in meta-stabilità

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Latch Set Reset (SR-Latch)

- Simbolo funzionale →



- Nelle condizioni di comando e memoria (R,S = 0,0; 0,1; 1,0):
  - Qa = Qb*
  - Uscita “logica” unica


S	R	Q	Q*
0	1	0	1
1	0	1	0
0	0	Q_{-1}	Q^*_{-1}
~~1~~	~~1~~	~~0~~	~~0~~


- Condizione 1,1:
  - Uscite non complementari
  - Da evitare (tramite opportune reti combinatorie esterne al FF)


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Da SR-Latch di NOR a SR-LAtch di NAND

- Utilizziamo De Morgan: $\overline{x \cdot y} = \overline{x} + \overline{y}$








2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Da SR-Latch di NOR a SR-Latch di NAND

- Il SR di NAND ha comandi SET e RESET attivi a 0
- Condizioni di comando: 0,1 1,0
- Condizione di memoria: 1, 1
- Condizione proibita: 0, 0





S*	R*	Q	Q*
1	0	0	1
0	1	1	0
1	1	Q_{-1}	Q^*_{-1}
~~0~~	~~0~~	~~1~~	~~1~~

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

SR-Latch – diagramma temporale

- Esempio di comandi applicati al SR-Latch basato su porte NOR
  - All'inizio lo stato del Latch non è noto
  - Comandi SET o RESET ripetuti non cambiano lo stato
  - L'uscita commuta sempre DOPO il comando all'ingresso







2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

SR-Latch – comandi errati

- Attivazione contemporanea di S e R
  - Le uscite non sono complementari
  - Comportamento dipendente dalla struttura (NAND o NOR)







2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Esercizio 3.1: risposta di SR-Latch

- Tracciare la risposta (Q e Q*) di un SR-Latch ai comandi S, R indicati



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Circuiti asincroni e circuiti sincroni

- Se il circuito può cambiare stato in qualunque momento:
  → circuiti asincroni (senza clock, latch)
  - Esempio: SR-Latch; cambia stato quando riceve il comando (Set o Reset).


- Se il circuito può cambiare stato solo in corrispondenza di un comando specifico (clock):
  → circuiti sincroni (con clock, flip-flop)
  - I FF descritti nel seguito hanno comando di CLOCK, che determina quando l'uscita può cambiare stato: sono circuiti sincroni
  - I segnali nei circuiti sincroni sono attivi solo in determinati istanti di tempo (discreti nel tempo, campionati)

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Da SR-Latch a Latch D (1/2)

1. Aggiungiamo due porte AND di modo che il SR riceva i comandi S/R solo quando l'ingresso LE = 1

- Il circuito è un latch:
  - LE = 1 → S'=S, R'=R: l'uscita è legata agli ingressi (stato trasparente, transparent mode)
  - LE = 0 → S'=0, R'=0 l'uscita non commuta (stato di memoria, latched mode)




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Da SR a Latch D (2/2)

2. Ora facciamo in modo che S ed R siano sempre l'uno il negato dell'altro

- Singolo ingresso: D
  - Comando RESET ricavato come SET*


- Rimane l'abilitazione LE
  - LE = 1: condizione di trasparenza, Q(t) = D(t)
  - LE = 0: condizione di memoria, Q(t) = D(t-1)




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Latch D – diagramma temporale

- LE = 1 → trasparenza
  (l'ingresso passa sull'uscita)
- LE = 0 → memoria
- L'uscita commuta sempre
  DOPO la variazione all'ingresso






2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Comandi asincroni


- Comandi indipendenti dall'abilitazione :
  - Preset, Clear
  - Agiscono in modo indipendente da abilitazione (LE) o clock




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Comandi Preset e Clear: diagrammi temporali

- S, R sono attivi se LE = 1, bloccati da LE = 0
- Preset, Clear sono sempre attivi



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




Flip-flop Master-Slave

- Cascata di latch con abilitazione complementare (clock CK e CK*)
  - CK = 0 abilita il primo latch e blocca il secondo
    Master trasparente
    Slave in memoria
  - CK = 1 blocca il primo latch e abilita il secondo
    Master in memoria
    Slave trasparente
- Viene memorizzato il dato presente all'ingresso in corrispondenza della transizione 0→1 del clock CLK
  - Stesso risultato con un latch e abilitazione a delta
- E' il tipo di porta sequenziale più usato in pratica

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Flip-Flop Master-Slave di tipo D


- Unico ingresso D = S = R*
  - Variabile intermedia Qa




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Diagrammi per FF-D Master-Slave (1/2)

- Segnali del Master
  - Trasparente per CLOCK = 0
  - Porta su Qa il valore presente su D quando il clock è a 0







2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Diagrammi per FF-D Master-Slave (2/2)

- D-FF complessivo →
  - Internamente master-slave
  - Porta su Q il valore presente su D alla transizione del clock
  - Non ha stato trasparente





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Flip-Flop D dual edge: Double Data Rate (DDR)


A2

- Flip-Flop attivo su entrambi i fronti
- Argomento di approfondimento individuale


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Flip-Flop D e Latch

- Latch
  - stato di trasparenza per LE = 1
  - stato di memoria per LE = 0
  - memorizza D(LE 1→0)



- FF D (master-slave)
  - l'uscita commuta solo sulle transizioni del clock
  - memorizza D(CLK 0→1)



- I comandi LE oppure CLK possono essere invertiti


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Sincronizzazione dei FF e dei latch

QUATTRO TIPI DI abilitazione:


LATCH

POSITIVE **NEGATIVE**



EDGE-TRIGGERED

POSITIVE **NEGATIVE**



LATCH
(sensibile al livello)

l'uscita cambia durante la fase trasparente (le = 1)


EDGE-TRIGGERED
(sensibile al fronte)

l'uscita cambia sul fronte del clock

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Differenze tra master-slave e latch

- Ingresso D; uscite latch trasparente e master-slave
- Clock = Enable*



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Esercizio 3.2: risposta di FF-D

- Tracciare la risposta (Q) di FF D tipo latch e master-slave ai comandi indicati




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

D-FF: ingressi asincroni

- Comandi indipendenti dal Clock (Asincroni)

- PRESET → SET Asincrono: forza Q = H, Qn = L
- CLEAR → RESET Asincrono: forza Q = L, Qn = H




In questo esempio Preset (P) e Clear (C) sono attivi bassi (comando dato dallo 0)

Mai attivare P e C contemporaneamente! (porterebbe il FF nella condizione proibita, cioè a rischio di metastabilità)

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Da FF-SR a FF-JK (1/4)


1. Dal FF-D rimuoviamo la negazione tra S e R nel latch master in modo da avere nuovamente due ingressi



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Da FF-SR a FF-JK (2/4)

1. Dal FF-D rimuoviamo la negazione tra S e R nel latch master in modo da avere nuovamente due ingressi
2. Creiamo una retroazione (uscite ritornano sugli ingressi) tramite due AND




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Da FF-SR a FF-JK (3/4)

1. Dal FF-D rimuoviamo la negazione tra S e R nel latch master in modo da avere nuovamente due ingressi
2. Creiamo una retroazione (uscite ritornano sugli ingressi) tramite due AND
3. Otteniamo questo comportamento


J	K	S	R	Q	Q*
0	0	0	0	Q_{-1}	Q^*_{-1}
0	1	0	Q_{-1}	0	1
1	0	Q^*_{-1}	0	1	0
1	1	Q^*_{-1}	Q_{-1}	Q_{-1}*	Q_{-1}



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Da FF-SR a FF-JK (4/4)

1. Dal FF-D rimuoviamo la negazione tra S e R nel latch master in modo da avere nuovamente due ingressi
2. Creiamo una retroazione (uscite ritornano sugli ingressi) tramite due AND
3. Otteniamo questo comportamento
4. E' un nuovo componente sequenziale detto **Flip-Flop JK**
   - ha due ingressi di dato (J, K) e utilizza la condizione non permessa (1, 1) per complementare l'uscita



J	K	Q	Q*
0	0	Q_{-1}	Q^*_{-1}
0	1	0	1
1	0	1	0
1	1	Q_{-1}^*	Q_{-1}

Condizione di memoria


per J,K = 1,1 l'uscita commuta a ogni colpo di clock

Condizioni di comando dell'uscita


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Esercizio 3.3: risposta di FF-JK

- Tracciare la risposta (Q) di FF JK master-slave ai comandi J e K indicati



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Contenuti di questa lezione


A3


- Elemento base di memoria
- Vari tipi di circuiti sequenziali
  - Set-Reset
  - con abilitazione
  - master-slave
- Specifiche di temporizzazione
  - Ritardo di propagazione
  - Tempi di setup e di hold
  - Frequenza massima (approfondimento individuale)

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Latch SR – ritardi e tempistica

- Le porte NOR introducono ritardi
  - L'uscita commuta sempre DOPO il comando all'ingresso: Tp
  - I comandi devono avere una durata minima T_1 + T_2





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Generalizzazione dei vincoli


- Perchè il SR cambi stato in modo stabile la variazione di stato deve propagarsi lungo tutto l'anello

- SR e latch → comandi SET e RESET :
  - Il comando S (o R) deve "tornare" all'ingresso → ritardo = 2 t_P
  - Durata minima dei comandi S e R o dell'abilitazione LE: 2 t_P

- FF master-slave tipo D → comandi D, CK, J/K, …
  - Occorrono comandi S, R interni con durata > 2t_P
    - Margine tra variazioni dell'ingresso D e fronti del clock → garantito dai tempi di setup t_{SU} e di hold t_H
  - Durata minima del clock (H e L) → frequenza max di Clock
  - Specifiche analoghe per i comandi asincroni


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Timing corretto per D-FF




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Timing non corretto per D-FF



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Errori di temporizzazione



L'ingresso cambia in prossimità della transizione attiva del clock


L'anello inizia un transitorio, ma non si stabilizza nel nuovo stato

L'uscita si porta a un valore non definito (tra V_H e V_L) o oscilla → metastabilità


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Metastabilità: analogia meccanica

- Esempio di condizione metastabile:
  - Pallina in equilibrio su un dosso
  - La prima perturbazione la sposta in uno degli stati stabili
  - Nei sistemi elettronici la perturbazione è il rumore



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




Analisi di FF in metastabilità

A4

- Il ritardo con cui l'uscita si porta in uno stato corretto è il resolving time T_{res}
  - T_{res} è maggiore del tempo di propagazione T_{CK-Q}
  - T_{res} è predicibile in modo statistico, non deterministico

- La metastabilità può dare errori nel trasferimento di segnali tra due ambiti con clock diverso
  - Se esiste un unico segnale di riferimento temporale (clock) si evita il rischio di metastabilità
  - Se ciò non è possibile ci sono tecniche di «risincronizzazione» che minimizzano il rischio
    - Argomento di approfondimento individuale


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Conclusioni

- I circuiti sequenziali hanno bisogni di elementi di memoria
  - Dal bistabile a SR
  - Da SR a Latch => abilitazione LE definisce trasparenza e memoria
  - Da latch a FF Master Slave => abilitazione con clock: variazioni solo sul «fronte»
  - Varianti: FF DDR, FF JK
- Effetto dei ritardi di propagazione
  - Vincoli di funzionamento: rispetto di tempi di setup e di hold
  - Problema della metastabilità
  - Massima frequenza di funzionamento

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Argomenti di approfondimento individuale


- A1) Circuiti asincroni
- A2) Flip-Flop dual edge (DDR)
- A3) Massima frequenza di clock di un Flip-Flop
- A4) Sincronizzatore


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Circuiti asincroni

A1

- I circuiti sequenziali possono anche essere **asincroni,** ovvero non sono temporizzati da un clock
- La memoria nasce dalla presenza di **feedback**
  - Grafi dei circuiti contengono cicli
  - Molto più **difficili da progettare** dei circuiti sincroni








2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Flip-Flop D dual edge: Double Data Rate (DDR)

A2

- Comportamento simile a master/slave:
  - Non ha condizione di trasparenza


- Differenze:
  - Campiona su entrambi i fronti del clock
  - Freq. dati = 2 x freq. Clock (DDR: Double Data Rate)
  - Riduce il consumo
    - minor numero di transizioni sul clock
    - Vedremo che la potenza dipende dalla frequenza delle commutazioni




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Diagramma temporale per DDR

- Simile al D-FF, ma entrambe le transizioni del clock sono attive
- Cadenza dati raddoppiata
  - Consumo dinamico ridotto





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Massima frequenza operativa di un FF


A3

- Quale è la massima frequenza utilizzabile per il clock in un FF?
  - **Ignoriamo per ora la logica combinatoria a cui sarà collegato in un circuito sequenziale e che determinerà vincoli più restrittivi**
  - I segnali devono avere i livelli corretti (esterni a V_{IL}, V_{IH})
  - Per passare da un livello all'altro occorrono tempi di transizione non nulli (t_R, t_F)
  - Occorre garantire i tempi di setup e hold (t_{SU}, t_H)
  - Il clock deve restare per un tempo minimo negli stati H e L
  - Sequenza:
    - Clock L, D stabile per t_{SU} (tempo di setup),
    - Transizione clock da L a H: tempo di salita t_R
    - Clock H, D stabile per t_H (tempo di hold)
    - Transizione clock da H a L: t_F

- Tckmin = $t_{SU} + t_R + t_H + t_F$; Fckmax = 1/Tckmin

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Timing completo per D-FF



Tckmin = $t_{SU} + t_R + t_H + t_F$

L'uscita cambia stato con ritardo t_{CK-Q}

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




Sincronizzatore

- Se un ingresso di un latch o FF cambia durante il *tempo di apertura* (t_{SU} + t_H) c'è sempre il rischio di metastabilità
  - Progettazione sincrona accurata evita il rischio
- Spesso occorre però interfacciare domini di clock diversi oppure catturare segnali asincroni (es. tastiera)
- Un **sincronizzatore** accetta un ingresso che può avere transizioni in qualsiasi momento e lo allinea a un clock
- Ha probabilità non nulla di causare metastabilità
  - Probabilita di errore P_{err} se il dato viene acquisito prima che la metastabilità sia risolta

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Sincronizzatore semplice

- Aggiunta di un secondo FF dà tempo sufficiente per risolvere la metastabilità
- P_{err} diminuisce di moltissimi ordini di grandezza
- Aggiunta terzo FF rende la P_{err} praticamente zero



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini